之前一直拖着没有关联modelsim，一方面是vivado自带的编译器用的习惯了，很多操作都熟悉了，另一方面是换到modelsim了还得重新适应。最近在做FFT的verilog实现，发现还是得关联一下，因为modelsim好像能直接找到按钮然后在仿真里面展示波形，vivado自带的编译器不行。

参考B站视频：FPGA技巧篇：vivado与modelsim联合仿真

image-20240509162650322

然后接下来设置应该是适用类型

image-20240509162800658

设置modelsim编译产生编译文件的编译库路径，这里我放在E盘下的如下路径

image-20240509162915417

image-20240509163044214

选择modelsim的安装路径

image-20240509163227898

点击compile之后，会编译挺久的，稍微等待

image-20240509164451819

打开工程之后默认调用的还是vivado自带的编译器，需要在进入工程之后设置

image-20240509172254898

需要选择刚刚设置的编译库的位置

image-20240509172514296

设置安装路径：选择modelsim安装路径下的win64pe文件夹

image-20240509172643052

再设置一下编译库文件夹路径，点击OK即可

image-20240509172746447

点击仿真就会自动调用modelsim。

这样的话我觉得会出现一个预期的问题，之前习惯的仿真时，读取图片或者文件的方式得改改

使用绝对路径，如图

1
2
$readmemb("E:/FPGA/FPGA_project/image_processing_homework/fft_ip/fft_ip.sim/sim_1/behav/xsim/y1.txt",dataI);

image-20240509175548229